21ic电子技术开发论坛 › module › 相关帖子
module 标签:

module

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
求救，verilog初学者问题，急急急
verilog ，se ，TE ，module ，TI
EDA 技术 mapo365 2007-6-3 10 4423 xzhiguo 2007-10-16 09:28
verilog hdl 编写的传输门
HDL ，编写 ，verilog ，IO ，module
ZLG 米其林r 2010-3-22 10 3632 conghung2011 2011-12-1 15:17
通过ADC引脚检测当前输入电压值，并通过串口输出。 attach_img
ADC ，串口输出 ，引脚 ，电压值 ，module
新唐MCU dongnanxibei 2019-1-22 10 2739 598330983 2019-1-23 10:23
Verilog初学者遇到的问题，请教各位！
verilog ，寄存器 ，TPU ，module ，Output
FPGA论坛 andy_mqy 2011-3-11 10 2190 AutoESL 2011-6-2 15:32
IAR编译器上这个错误是什么意思？
IAR编译器 ，TE ，AI ，module ，TI
新手园地 灵动系统 2010-5-6 9 8283 smithblack 2015-9-30 13:34
I/O口功能选择问题
I/O ，function ，module ，vr ，TI
德州仪器MCU 309030 2017-1-31 9 770 1988020566 2017-2-4 22:28
这是什么错误，求大神指点
module ，support ，supported ，target ，timer
德州仪器MCU zhanghqi 2015-9-17 9 644 冰河w 2015-9-28 21:13
我的nuc230的uart2发送数据时没有波形，求大侠指点
NUC ，UART2 ，pd ，gp ，module
新唐MCU yangqizhi45 2016-8-31 9 966 tcchiu1 2016-9-8 09:44
NCU240 如何啟動 PWN 輸出 ?
240 ，PWM ，se ，module ，Dul ，gp
新唐MCU 内政奇才 2022-3-4 9 716 sadicy 2022-4-6 11:03
请教一个关于VERILOG中分频记数的例子
verilog ，LDO ，se ，ck ，module
EDA 技术 miantan 2007-1-15 9 2307 whyand100 2007-1-23 16:12
imx_mfg失败 attach_img
mx ，ev ，TE ，AN ，module
恩智浦MCU论坛 qingtian1231 2015-8-22 8 992 FSL_TICS_Rita 2015-8-27 17:40
使用modelsim软件完成二选一数据选择器的仿真
仿真 ，数据选择器 ，modelsim ，软件 ，module
EDA 技术 chrisyoung 2012-12-9 8 3736 GoldSunMonkey 2012-12-10 21:51
这是什么错误，求大神指点
module ，support ，supported ，target ，timer
德州仪器MCU zhanghqi 2018-8-8 8 490 zhanghqi 2018-8-8 17:18
这是什么错误，求大神指点
module ，support ，supported ，target ，timer
德州仪器MCU zhanghqi 2020-11-2 8 324 zhanghqi 2020-11-2 22:56
请教个verilog问题.想不明白
verilog ，module ，FOR ，ni ，npu
FPGA论坛 zjsyjbb 2012-3-23 8 1451 GoldSunMonkey 2012-3-26 20:52
使用mfgtool烧录出现Boot" body="BootStrap" error, file="
烧录 ，bootstrap ，ev ，LEVEL ，module
恩智浦MCU论坛 we1238we 2015-12-2 8 3903 likangmao 2018-8-17 11:09
M451 GPIO产生外部中断 一直进不去中断。 attach_img
GPIO ，外部中断 ，BLE ，se ，module
新唐MCU 杨登辉 2018-11-16 8 1448 21mengnan 2018-11-18 21:48
M451 要讀取 EADC的 溫感Vtemp該怎麼設置
ADC ，TE ，module ，ui ，sample
新唐MCU stormwind123 2020-12-10 8 422 heimaojingzhang 2021-1-7 22:08
如何保证RTL设计与综合后网表的一致性
RTL ，module ，TE ，DM ，TPU
FPGA论坛 星星之火红 2012-11-13 8 1190 GoldSunMonkey 2012-11-13 21:37
[求助]:一个简单的编码器，不知道有什么问题，请高手看看
编码器 ，se ，AN ，module ，verilo
ZLG yoyowodeai 2009-12-20 9 1395 yoyowodeai 2010-2-25 01:16
12345678910... 22下一页