21ic电子技术开发论坛 verilo 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
Verilog 流水线 attach_img EDA 技术 gaochy1126 2023-1-31 3 1303 gaochy1126 2023-1-31 21:14
用verilog实现双口RAM或者FIFO,哪个难度更大一些? ZLG yhhdsp 2009-3-30 3 4533 usber 2009-5-9 12:52
代码风格问题 FPGA论坛 armsnow 2011-2-28 3 1362 armsnow 2011-3-2 09:03
verilog是不是没有浮点型数据 FPGA论坛 Cjy_JDxy 2018-5-25 3 1239 Cjy_JDxy 2018-5-26 16:00
Verilog设计的可综合性与问题分析 EDA 技术 gaochy1126 2023-5-29 3 8402 gaochy1126 2023-5-29 14:49
请教大家一个公式 怎么编写。谢谢了。附图片 FPGA论坛 gp418693119 2012-10-9 3 1177 GoldSunMonkey 2012-10-9 21:08
Verilog 仿真激励 attach_img EDA 技术 gaochy1126 2023-1-31 3 1222 gaochy1126 2023-1-31 21:22
verilog,遇到个问题,不知道怎么解释 FPGA论坛 辉色天空 2017-3-5 3 871 LxiaoseI 2017-3-10 16:39
可综合的Verilog语法 attachment FPGA论坛 dameihuaxia 2020-9-2 3 409 fengyu2513 2020-9-4 14:41
VERILOG FPGA论坛 qqbacon1s 2018-9-7 3 808 蒋哈哈 2018-11-24 17:55
【期待课程】FPGA开发学习 公开课交流专区 guyues1 2017-7-23 2 861 guyues1 2017-7-24 10:41
Verilog HDL 综合实用教程 attachment ZLG 杜_U_ME 2011-6-30 2 1398 -自己人 2011-6-30 22:50
verilog请教 attach_img 新手园地 欢乐的小僵尸 2018-10-17 2 514 零三翟邢止胃 2019-3-25 09:03
hi,我用verilog写的程序可否编译成一个库,让 EDA 技术 xzzczx 2007-8-25 2 1767 PLAYFPGA 2007-8-27 18:04
VHDL类属参数在verilog中怎么对应?
HDLverilogVHDLverilohd
FPGA论坛 andyany 2010-11-9 2 2227 andyany 2010-11-10 17:07
求教有关FPGA的内部RAM~ FPGA论坛 qrswll 2011-11-27 2 2781 qrswll 2011-11-29 20:02
verilog的循环语句本质是怎么实现综合的? FPGA论坛 z_no1 2010-7-27 2 3538 欧阳青云 2010-7-28 14:07
这边**写的不错,适合verilog初学者 FPGA论坛 boboy 2010-9-17 3 2205 李冬发 2010-10-22 08:55
Verilog学习资料 attachment FPGA论坛 奔腾2.0 2011-3-21 3 1621 renqiaocui 2011-6-8 09:36
Verilog attachment
verilogverilodesDesignpd
FPGA论坛 hjjnet 2011-5-29 3 1310 hjjnet 2011-5-29 23:49