21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
【求助】进位选择加法器
加法器 ，verilog ，verilo
新手园地 rav66 2011-4-8 0 2578 rav66 2011-4-8 16:52
关于履带小车在跷跷板上静态平衡的问题
HDL ，pi ，PID算法 ，TE ，verilo
机器人 a2830884 2012-10-22 0 1556 a2830884 2012-10-22 20:26
例说FPGA连载4：FPGA语言与厂商介绍 attach_img
FPGA ，verilo ，verilog ，TE ，altera
FPGA论坛 rousong1989 2016-6-27 0 760 rousong1989 2016-6-27 16:45
生成Qsys系统之后，没有reset输入口？ attach_img
Reset ，AC ，控制器 ，硬件 ，verilo
FPGA论坛 zpccx 2017-9-6 0 970 zpccx 2017-9-6 10:47
Verilog指令_assign用法
ig ，verilo
EDA 技术 gaochy1126 2022-2-27 0 2927 gaochy1126 2022-2-27 18:04
Verilog基本语法之wire和reg
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8534 gaochy1126 2023-3-18 12:55
VERILOG重点解析
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 0 10747 gaochy1126 2023-5-29 16:13
求助，verilog仿真变量赋值时自动移位3字节，怎么解决
verilo ，移位 ，仿真 ，verilog
FPGA论坛 chen1000 2024-6-6 0 5976 chen1000 2024-6-6 17:12
verilog 反相器的设计与仿真
设计 ，仿真 ，verilog ，verilo
EDA 技术 gaochy1126 2024-9-28 0 10604 gaochy1126 2024-9-28 16:07
急！急！急！心急如焚，请各位帮忙指点
verilo ，verilog ，HDL ，hd ，VerilogHDL
模拟技术论坛 yjg957104 2008-3-16 0 3565 yjg957104 2008-3-16 11:59
用nc-verilog仿真时，如何生成SAIF文件？
verilog ，仿真 ，verilo ，AI
EDA 技术 laoyzyue 2007-10-29 0 4724 laoyzyue 2007-10-29 17:19
FPGA入门实战
FPGA ，HDL ，verilo ，verilog ，VerilogHDL
FPGA论坛 xin58 2017-9-26 0 968 xin58 2017-9-26 16:08
FPGA工程师看过来
工程师 ，FPGA ，调试 ，电路 ，verilo
创业|外包|承接 yuanguangyi 2019-1-14 0 842 yuanguangyi 2019-1-14 14:52
Verilog学习技巧 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-10-22 0 304 dameihuaxia 2020-10-22 20:15
(4.26-4.30)本周网盘资料合集+原创精选+有奖活动
ADI ，AD ，ST ，视频教程 ，verilo ，环境搭建
活动专区 21小跑堂 2021-4-27 0 3203 21小跑堂 2021-4-27 15:55
Verilog的几个简单语法
AD ，verilo
EDA 技术 gaochy1126 2022-2-27 0 2860 gaochy1126 2022-2-27 18:10
VERILOG分配语句
verilo ，verilog
EDA 技术 gaochy1126 2022-12-29 0 1444 gaochy1126 2022-12-29 22:01
Verilog中wire与reg类型学习
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8494 gaochy1126 2023-3-18 12:56
FPGA verilog HDL实现中值滤波 attach_img
verilo ，hd ，PGA ，HDL ，FPGA
FPGA论坛 FPGA技术江湖 2024-6-18 0 10440 FPGA技术江湖 2024-6-18 18:53
verilog产生时钟信号
时钟信号 ，时钟 ，信号 ，verilog ，verilo
EDA 技术 gaochy1126 2024-9-28 0 10681 gaochy1126 2024-9-28 16:14
1 ...192021222324252627... 29下一页