21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
Verilog不能合成MOS开关门原语 attach_img FPGA论坛 平漂流 2017-6-3 0 1199 平漂流 2017-6-3 15:59
勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL attach_img FPGA论坛 rousong1989 2017-9-26 0 886 rousong1989 2017-9-26 21:10
如何编程设计三级流水线,计算样本方差 attach_img 电子技术交流论坛 TDJC 2019-5-6 0 653 TDJC 2019-5-6 17:56
用Verilog或VHDL写一段代码,实现消除一个glitch?
verilogVHDL代码tc
新手园地 一片混沌 2018-9-11 0 201 一片混沌 2018-9-11 12:02
Verilog HDL的基础知识详细概述 attachment EDA 技术 gaochy1126 2021-2-28 0 851 gaochy1126 2021-2-28 09:51
Verilog HDL和VHDL的区别
HDLVHDLhdveriloverilog
EDA 技术 gaochy1126 2023-1-31 0 1845 gaochy1126 2023-1-31 21:03
关于Verilog中begin···end语句执行顺序 EDA 技术 gaochy1126 2023-2-18 0 2590 gaochy1126 2023-2-18 15:45
Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 EDA 技术 gaochy1126 2023-11-30 0 11677 gaochy1126 2023-11-30 20:50
Verilog学习经验分享 EDA 技术 gaochy1126 2024-9-28 0 8877 gaochy1126 2024-9-28 16:00
非阻塞赋值 EDA 技术 gaochy1126 2024-11-30 0 6862 gaochy1126 2024-11-30 21:30
verilog HDL ,太离谱了
verilogHDLFIRADDRaddress
EDA 技术 binphy 2007-8-26 0 2246 binphy 2007-8-26 20:11
各位大师,请问怎么把verilog网表转成schematic? EDA 技术 alexandery 2008-1-31 0 4421 alexandery 2008-1-31 10:53
[转]解决初学者疑惑:VHDL、Verilog,System+verilog比较 EDA 技术 FPGAA 2009-3-16 0 3693 FPGAA 2009-3-16 15:27
找上海兼职的IC 版图设计工程师 创业|外包|承接 nickbird 2009-2-11 0 2650 nickbird 2009-2-11 16:43
FPGA:怎样实现时钟由30M向25M的转换 电源技术 QWH272360736 2010-10-25 0 2474 QWH272360736 2010-10-25 10:36
Verilog讨论组精彩内容摘录
verilogFPGAPGATETI
FPGA论坛 星星之火红 2012-10-17 0 1383 星星之火红 2012-10-17 12:58
verilog 不可综合语
verilogseTIge阻塞
FPGA论坛 GoldSunMonkey 2013-5-10 0 2105 GoldSunMonkey 2013-5-10 00:10
FPGA用IIC读写器件 FPGA论坛 3008202060 2014-7-5 0 1020 3008202060 2014-7-5 10:25
Xilinx FPGA入门连载9:Verilog语法检查 attach_img FPGA论坛 rousong1989 2015-9-23 0 923 rousong1989 2015-9-23 11:44
TI 的TMS320C54X的DSP的芯片软核verilog源代码 attachment 德州仪器MCU xyz549040622 2015-12-4 0 714 xyz549040622 2015-12-4 17:10