21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
Cortex-M1 FPGA 开发工具包教程---这是什么？？
cortex-m1 ，FPGA ，开发工具包 ，FPGA开发 ，verilo
ARM技术论坛 wenlibin 2012-7-16 2 1752 wenlibin 2012-7-17 08:49
请教关于97提升小波逆变换的硬件实现问题 attachment
硬件 ，逆变 ，硬件实现 ，verilog ，verilo
FPGA论坛 liqibeckham 2012-7-10 2 1371 hawksabre 2012-8-22 19:09
求：浮点数绝对值运算模块的verilog设计代码
verilog ，代码 ，verilo ，精度
EDA 技术 xiaomamei 2012-6-14 6 2933 GoldSunMonkey 2012-6-23 22:33
求助FPGA控制步进电机的
FPGA ，控制步进电机 ，信号 ，verilo ，分频电路
FPGA论坛 guwoxin 2012-6-11 8 1995 abin0415 2012-7-27 21:19
菜鸟求大虾们指导
FPGA ，PGA ，verilog ，verilo
FPGA论坛 slzephyr 2012-6-7 5 1249 GoldSunMonkey 2012-6-8 17:24
求32位/16位除法器verilog程序
verilog ，除法器 ，verilog程序 ，verilo
FPGA论坛 adoiny2010 2012-5-25 13 10685 GoldSunMonkey 2012-6-5 21:43
Verilog HDL程序设计与实践 attachment
HDL ，verilog ，verilo ，hd ，AC
FPGA论坛 梅花望青竹 2012-5-24 3 1216 abcsmile 2012-5-28 10:31
HDB3 verilog
verilog ，verilo ，hd ，编码 ，HDB3码
FPGA论坛 resky1990 2012-5-24 0 1459 resky1990 2012-5-24 10:48
跟着我从零开始入门FPGA（一周入门XXOO系列） attach_img
FPGA ，阻塞 ，verilo ，verilog ，逻辑设计
EDA 技术 McuPlayer 2012-5-13 158 21136 wanghui9010 2012-7-26 15:40
求推荐IC设计学习
IC设计 ，信号 ，信号处理 ，verilo ，数模
电子技术交流论坛 jbbppa 2012-4-25 1 1242 tyw 2012-4-25 11:43
北大verilog课件!内部资料 attachment
verilog ，verilo ，AC
FPGA论坛 lirfv 2012-4-25 12 1709 brace1108 2012-5-4 23:10
想学习FPGA，请推荐学习思路
FPGA ，C语言 ，ic ，pi ，verilo
FPGA论坛 庄庄 2012-4-19 14 2260 GoldSunMonkey 2012-7-29 15:25
对Quartus中的原理图进行仿真用神马方法比较好？
原理图 ，仿真 ，Quartus ，model ，verilo
EDA 技术 fanny_haiyun 2012-4-17 0 2126 fanny_haiyun 2012-4-17 22:29
找到一本FPGA方面未出版的书 attachment
FPGA ，hd ，HDL ，verilo ，VerilogHDL
FPGA论坛 nongfuxu 2012-4-14 34 3248 balabalaa 2012-5-29 17:36
关于fpga UART批量接收数据的问题 attachment
FPGA ，UART ，ps ，TE ，verilo
FPGA论坛 loveajia 2012-4-5 10 2404 碧溪 2012-11-29 21:34
新手入门求教
开发板 ，烧写 ，XILINX ，烧写程序 ，verilo
FPGA论坛 dufuying 2012-4-4 6 1708 liwsx 2012-4-5 16:49
为什么要学verilog
verilog ，verilo ，HDL ，VHDL ，hd
EDA 技术 海川先生 2012-4-1 11 2026 热血的人 2012-5-26 10:42
推荐一款真正跨平台的小型FPGA仿真工具
FPGA ，仿真工具 ，软件 ，EDA ，verilo
FPGA论坛 robei 2012-3-31 11 2609 john78 2014-2-8 11:19
一个verilog的问题：用户自定义原语(UDP)是不是无法综合？
udp ，verilog ，verilo
FPGA论坛 lonelyking1716 2012-3-26 1 2120 GoldSunMonkey 2012-3-26 21:02
<b>项目实践中的FPGA高层建模</b>
FPGA ，建模 ，马达 ，verilo ，verilog
FPGA论坛 shell.albert 2012-7-21 7 1545 GoldSunMonkey 2012-7-23 20:58
1 ...131415161718192021... 28下一页