怎样吧串行数据转换为并行数据
2007-6-20 16:04
- EDA 技术
- 6
- 3158
......
请问如何修改CPLD的计数值
2007-5-29 21:41
- EDA 技术
- 1
- 2021
做一个足够大的计数器，通过CPU设置一个值，当计数器的值达到设定值后产生你所需要的高或者低电平。前提是 ...
Lattice CPLD器件的参数问题
2007-5-27 20:16
- EDA 技术
- 1
- 2709
TPD:pin to pin delay 决定了器件的最高工作频率TCO:clock to out 时 ...
请教，Spartan-3E的上电顺序！
2007-2-27 20:48
- EDA 技术
- 2
- 2870
是否有不同意见？
产生幅频可调方波的芯片
2019-4-11 16:12
- EDA 技术
- 9
- 3526
可能会贵一下吧。
xilinx下载求教
2007-2-26 05:53
- EDA 技术
- 2
- 3059
很多可能的原因帮助已经告诉你了。其他的就是要你自己去判断调试了。电缆或电源出问题的可能性大一些。 ...
如何用综合器将*.vhd文件变成电路图
2007-3-8 20:45
- EDA 技术
- 3
- 2617
......
辞去版主职务
2007-2-16 14:43
- EDA 技术
- 4
- 2897
呵呵，副版主是我加不过也差不多两年前的事情了等有新人来了，再换吧
楼上的兄弟，我也跟你差不多了自从94年换了公司后就很少来了期间发了N个信息给21ic要求换人，只是一直没有 ...
verilog的问题
2007-2-2 21:27
- EDA 技术
- 1
- 2290
没有看明白就多看几次
求助:ise仿真
2007-2-10 10:09
- EDA 技术
- 3
- 3192
检视一下你的代码如果不是太复杂就是一些简单的语法错误
Quartus仿真
2008-6-16 14:29
- EDA 技术
- 4
- 2810
你可以做一些波形激励test.v的没有试过，也没有听说过可以用来用testbench仿真 ...
如何处理编译错误信息?
2007-2-1 20:33
- EDA 技术
- 6
- 4359
编译后就看看电路是不是你想要的电路就清楚了。
好好想想你的代码实现的电路是什么。第二条告警是说那些信号没有驱动任何信号。第一条是说CAUSE: In&n ...
关于仿真的问题
2007-1-25 20:53
- EDA 技术
- 1
- 2124
对于verilog类是于C的用法，很灵活，只是不支持综合。VHDL也是一样的。
verilog的问题
2007-2-15 20:16
- EDA 技术
- 3
- 2642
......
2
3
近期访客