日志

Altera、Actel、Xilinx的逻辑单元估算（转）

已有 1156 次阅读2009-11-5 04:27 |个人分类:ASIC的FPGA验证|系统分类:EDA/PLD

由于FPGA的资源主要是用“逻辑单元”来表示，但是很难用门电路数来换算衡量，一般会通过LUT（查找表）或者D 触发器来等效衡量，Altera的一个逻辑单元LE有一个四输入的LUT和一个D触发器，Xilinx的一个逻辑单元Slice有两个四输入的LUT和两个D触发器，而Actel的一个逻辑单元Tile可以组合成一个D触发器或者一个三输入的LUT，希望大家对他们之间的换算做到心中有数，也就是说一个LE差不多等同于2个Tile，而一个Slice差不多等效4个Tile。