日志

actel开发工具libero中内嵌modelsim 仿真VHDL步进设置

已有 2368 次阅读2010-1-19 01:02 |系统分类:EDA/PLD| ACTEL, LIBERO, MODELSIM, STEP, VHDL

随笔

在使用ACTEL开发工具LIBERO内嵌的仿真工具MODELSIM的时候，它的默认步进是1PS，有时候我们的最小步进期望它大一些，那么我们就可以通过它MODELSIM的命令提示栏中输入：vsim -L proasic3 -L presynth -t 1ps presynth.testbench注意，你的前后仿真库名是不一样的；前仿的时候，你如果使用libero的waveform生成的激励文件，那么它对应的库名是PRESYNTH,激励文件名是testbench；相对而言，后仿的库名是POSTSNYTH,激励文件名还是一样的。如有什么问题，可加我QQ：609702901；一起学习，共同探讨；