21ic电子技术开发论坛 VHDL 相关帖子
VHDL 标签:

VHDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
用vhdl写的i2c无应答 attach_img
VHDLI2cSTlogicic
FPGA论坛 aspire_su 2013-12-6 1 1181 aspire_su 2013-12-6 20:32
玩转VHDL009-异步串口UART FPGA论坛 ucx 2017-10-16 1 1692 ucx 2017-10-16 17:33
VHDL描述的PWM问题
VHDLPWMANseCAN
EDA 技术 bragge 2007-8-6 1 2176 bragge 2007-8-11 08:46
FPGA菜鸟求一个VHDL编写的10进制加减计数器程序!
VHDL计数器FPGA编写TE
EDA 技术 dreamweaver 2010-3-22 1 3253 sassos 2010-3-24 16:52
mig产生ddr2控制器,有verilog的吗? FPGA论坛 yaopingdian 2010-11-3 1 3593 supperpippo 2010-11-4 14:45
谁有硬件描述语言VHDL的电子课本 ZLG plato_yu 2011-12-1 1 2117 encai 2011-12-2 13:43
quartus ii 中VHDL代码编译出现如下错误 FPGA论坛 学习吧gg 2018-4-24 1 1615 学习吧gg 2018-4-24 15:26
谈VHDLVerilog的可综合性以及对初学者的一些建议 attachment
verilogVHDLAC
FPGA论坛 dameihuaxia 2020-10-16 1 331 雷北城 2020-10-22 17:03
基于VHDL的等精度频率计 attachment 电子技术交流论坛 xnwxq 2009-8-27 1 2655 nghngh 2010-4-6 12:39
verilog是否有record类型 FPGA论坛 yghanwuji 2013-8-14 1 1903 resxpl 2013-8-14 23:15
正弦波信号发生器问题VHDL attach_img EDA 技术 damoyeren 2014-6-16 1 1663 gaochy1126 2014-6-19 00:24
CPLD模块输出自定义
CPLDHDLhdVHDL时钟
FPGA论坛 DAEMONS 2017-5-2 1 839 DAEMONS 2017-5-15 17:45
玩转VHDL011-同步系统设计准则(时钟问题续) FPGA论坛 ucx 2017-10-23 1 1285 ucx 2017-10-23 15:54
谈VHDLVerilog的可综合性以及对初学者的一些建议 attachment
verilogVHDLAC
FPGA论坛 dameihuaxia 2020-10-21 1 340 zeshoufx 2020-10-22 09:13
vhdl中怎样建一个子程序?
VHDLreturnVECTORnige
EDA 技术 zjland 2007-7-30 1 3258 vfdff 2007-8-11 13:19
请教VHDL运算
VHDLGenSMARTge向量
EDA 技术 dollar 2008-7-23 1 2765 dollar 2008-7-23 11:31
VHDL自定义type的问题
VHDLindexSTSIGNALce
EDA 技术 reset88 2008-5-3 1 2620 neil3w 2008-5-3 20:06
跨时钟传输数据,写侧数据是8个8位的,怎么让读16位,每次读2个,4次读完 EDA 技术 西望遥安 2014-8-9 0 1092 西望遥安 2014-8-9 14:59
一种VHDL写的反余弦查表方法
VHDLSTiclogicSIGNAL
FPGA论坛 李永宏 2016-3-22 0 1041 李永宏 2016-3-22 11:11
EDA技术实用教程VHDL第五版 attachment EDA 技术 gaochy1126 2020-9-29 1 771 cyq155351394 2020-9-29 18:39