21ic电子技术开发论坛 › VHDL › 相关帖子
VHDL 标签:

VHDL

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
玩转VHDL009-异步串口UART
异步串口 ，串口UART ，VHDL ，时钟 ，通信
FPGA论坛 ucx 2017-10-16 1 1455 ucx 2017-10-16 17:33
EDA技术实用教程VHDL第五版 attachment
EDA技术 ，VHDL ，AC ，电子 ，控制
EDA 技术 gaochy1126 2020-9-29 1 527 cyq155351394 2020-9-29 18:39
基于VHDL的等精度频率计 attachment
VHDL ，等精度频率计 ，hz ，AC ，单片机
电子技术交流论坛 xnwxq 2009-8-27 1 1821 nghngh 2010-4-6 12:39
谁有硬件描述语言VHDL的电子课本
VHDL ，电子 ，硬件描述语言
ZLG plato_yu 2011-12-1 1 1432 encai 2011-12-2 13:43
quartus ii 中VHDL代码编译出现如下错误
HDL代码 ，编译 ，VHDL ，Quartus ，TI
FPGA论坛 学习吧gg 2018-4-24 1 1343 学习吧gg 2018-4-24 15:26
谈VHDLVerilog的可综合性以及对初学者的一些建议 attachment
verilog ，VHDL ，AC
FPGA论坛 dameihuaxia 2020-10-16 1 231 雷北城 2020-10-22 17:03
请教VHDL运算
VHDL ，Gen ，SMART ，ge ，向量
EDA 技术 dollar 2008-7-23 1 1896 dollar 2008-7-23 11:31
VHDL自定义type的问题
VHDL ，index ，ST ，SIGNAL ，ce
EDA 技术 reset88 2008-5-3 1 1757 neil3w 2008-5-3 20:06
verilog是否有record类型
verilog ，record ，数据类型 ，HDL ，VHDL
FPGA论坛 yghanwuji 2013-8-14 1 1563 resxpl 2013-8-14 23:15
正弦波信号发生器问题VHDL attach_img
正弦波信号 ，信号发生器 ，VHDL ，AC ，ge
EDA 技术 damoyeren 2014-6-16 1 1220 gaochy1126 2014-6-19 00:24
CPLD模块输出自定义
CPLD ，HDL ，hd ，VHDL ，时钟
FPGA论坛 DAEMONS 2017-5-2 1 618 DAEMONS 2017-5-15 17:45
谈VHDLVerilog的可综合性以及对初学者的一些建议 attachment
verilog ，VHDL ，AC
FPGA论坛 dameihuaxia 2020-10-21 1 209 zeshoufx 2020-10-22 09:13
有谁做过《eda技术与VHDL第2版》上的实验，请教个问题
EDA技术 ，VHDL ，CPU ，LCD显示 ，显示模块
EDA 技术 duhuaishui 2009-4-17 0 1236 duhuaishui 2009-4-17 18:12
选择VHDL还是verilog HDL？
verilog ，VHDL ，仿真 ，硬件 ，PLD
FPGA论坛 jie4567 2010-8-26 0 1669 jie4567 2010-8-26 10:02
跨时钟传输数据，写侧数据是8个8位的，怎么让读16位，每次读2个，4次读完
时钟 ，传输数据 ，HDL ，VHDL ，hd
EDA 技术 西望遥安 2014-8-9 0 866 西望遥安 2014-8-9 14:59
一种VHDL写的反余弦查表方法
VHDL ，ST ，ic ，logic ，SIGNAL
FPGA论坛 李永宏 2016-3-22 0 914 李永宏 2016-3-22 11:11
vhdl中怎样建一个子程序？
VHDL ，return ，VECTOR ，ni ，ge
EDA 技术 zjland 2007-7-30 1 2344 vfdff 2007-8-11 13:19
VHDL在高速图像采集系统中的应用设计
VHDL ，应用设计 ，图像采集系统 ，高速图像采集 ，信号
ARM技术论坛 flycat2008 2008-7-31 0 1384 flycat2008 2008-7-31 10:35
用vhdl写的i2c无应答 attach_img
VHDL ，I2c ，ST ，logic ，ic
FPGA论坛 aspire_su 2013-12-6 1 981 aspire_su 2013-12-6 20:32
玩转VHDL011-同步系统设计准则（时钟问题续）
时钟 ，系统设计 ，VHDL ，系统时钟 ，信号
FPGA论坛 ucx 2017-10-23 1 1064 ucx 2017-10-23 15:54
1 ...212223242526272829... 32下一页