21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
推荐Verilog实例指导书！！
verilog ，verilo
EDA 技术 echoxyt 2007-3-18 2 2199 limee 2007-5-16 16:48
verilog中能否在.V文件中对.gdf文件继续修改？
verilog ，verilo ，信号 ，硬件
EDA 技术 miantan 2007-1-18 2 3003 zhh124 2007-1-31 18:49
VerilogHDL2001标准
HDL ，verilog ，VerilogHDL ，verilo ，hd
ZLG zlgactel 2009-4-3 2 2161 usber 2009-5-20 14:01
求助
信号 ，端口 ，小程序 ，verilong ，verilo
ZLG 加班加点 2011-8-3 2 1585 msp430ing 2011-8-25 20:41
Cortex-M1 FPGA 开发工具包教程---这是什么？？
cortex-m1 ，FPGA ，开发工具包 ，FPGA开发 ，verilo
ARM技术论坛 wenlibin 2012-7-16 2 2240 wenlibin 2012-7-17 08:49
怎么样提高verilog代码编写水平？
编写 ，代码 ，verilog代码 ，verilog ，verilo
FPGA论坛 FPGA技术江湖 2024-9-25 2 10670 mbutterfly 2024-11-28 12:46
求助
数据类型 ，verilog ，Wire ，verilog程序 ，verilo
模拟技术论坛 wutianming 2009-12-24 2 2267 webberc 2009-12-24 15:33
版主请进！
HDL ，verilo ，hd ，verilog ，Libero
ZLG 米其林r 2010-5-14 2 1667 金鱼木鱼 2011-3-31 15:54
Verilog中的行为级，RTL级，门电路级都代表什么意思？
RTL ，verilog ，电路 ，verilo
FPGA论坛 weshiluwei6 2011-10-29 2 4434 weshiluwei6 2011-10-30 09:56
新手求助大家 attach_img
脉冲 ，verilog ，Verilog语言 ，verilo
FPGA论坛 spspssp 2012-12-11 2 1171 cuianbin 2012-12-11 20:10
写 Verilog 如何做到心中有电路？
设计 ，电路 ，verilog ，verilo
FPGA论坛 FPGA技术江湖 2024-9-26 2 10989 mbutterfly 2024-12-13 08:19
请教：用verilog编写程序怎么来实现任意分频
verilog ，编写 ，verilog编写 ，verilo ，编译
EDA 技术 paperfly 2007-5-21 2 2588 paperfly 2007-5-27 22:44
verilog的学习需要注意什么
verilog ，verilo
EDA 技术 wangdezhi 2013-7-25 2 1469 梅花望青竹 2013-7-25 10:15
初学可编程IC
ic ，编程 ，CPLD ，verilo ，VHDL
万利电子 pkat 2011-11-13 2 1703 火箭球迷 2011-11-14 22:28
再论初学者如何学习FPGA！
FPGA ，ic ，verilo ，verilog ，编程
FPGA论坛 lxAPP 2012-10-15 2 1795 星星之火红 2012-10-16 20:49
【活动贴】分享个在论坛下载的资料（11） attachment
AC ，HDL ，verilog ，VHDL ，verilo
EDA 技术 jakfens 2013-4-9 2 1646 GoldSunMonkey 2013-4-10 22:24
关于位数据的写法
HDL ，VHDL ，hd ，verilog ，verilo
FPGA论坛 醉小清风 2013-7-30 2 1652 GoldSunMonkey 2013-7-31 00:02
TLC2543 verilog程序
TLC ，verilog ，verilog程序 ，verilo ，tlc2543
电子技术交流论坛 520810 2015-11-30 2 1079 hxfxt 2015-11-30 19:13
FPGA是什么？ attachment
FPGA ，电路 ，verilo ，verilog ，VHDL
电子技术交流论坛 mdy吴伟杰 2019-9-25 2 1028 一麦 2019-9-25 13:59
Verilog HDL 在Quartus13综合后，AS模式固化后执行异常
ar ，hd ，verilo
FPGA论坛 jsh560 2022-6-16 2 2484 jsh560 2022-6-19 23:20
1 ...131415161718192021... 28下一页