21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
IP源码(verilog,vhdl)大赠送赠送
verilog ，VHDL ，源码 ，ip
供需广告 beinghu 2009-11-5 2 2361 mazhanping123 2009-11-6 22:56
请教关于97提升小波逆变换的硬件实现问题 attachment
硬件 ，逆变 ，硬件实现 ，verilog ，verilo
FPGA论坛 liqibeckham 2012-7-10 2 1809 hawksabre 2012-8-22 19:09
verilog如何产生这样的信号
信号 ，verilog ，ge ，se ，os
FPGA论坛 kdurant 2013-7-14 2 1898 GoldSunMonkey 2013-7-18 00:07
vhdl 的资料大放送~~
VHDL ，pd ，verilo ，verilog ，电路
电子技术交流论坛 catking25 2015-9-24 2 1126 http6380 2016-4-9 13:40
学习FPGA有哪些好处，和要注意的地方
FPGA ，硬件 ，工程师 ，verilo ，verilog
FPGA论坛 Abby118 2016-7-24 2 1156 深圳富创源 2016-8-13 11:23
Verilog典型电路设计_华为 attachment
verilog ，华为 ，电路设计 ，AC
FPGA论坛 dameihuaxia 2020-7-29 2 564 lingz2002 2020-7-31 14:25
关于Verilog HDL的问题
HDL ，verilog ，74hc245 ，CPLD ，PLD
EDA 技术 jhg103 2008-3-3 2 2417 jhg103 2008-3-12 20:25
求运动估计算法的verilog程序
verilog ，运动估计算法 ，verilog程序 ，verilo
电子技术交流论坛 adoiny2010 2012-9-4 2 2208 syshuai 2013-6-17 10:13
Verilog HDL语言在FPGA/CPLD开发中的应用
verilog ，hdl语言 ，FPGA/CPLD ，VerilogHDL ，ST
FPGA论坛 星星之火红 2012-9-26 2 1798 david-xia 2012-11-2 09:13
求教 verilog实现与门电路 为什么波形不对啊
电路 ，verilog ，module ，TI ，DM
EDA 技术 yuxiao2117 2012-10-17 2 1954 GoldSunMonkey 2012-10-20 14:08
如何将自己写的VHDL/verilog模块封装成IP核?
ip核 ，verilog ，VHDL ，封装 ，App
FPGA论坛 onenavigator 2012-12-6 2 2691 hawksabre 2012-12-6 21:31
verilog 程序，新手，求指点 attach_img
verilog ，mb ，pd ，TE ，示波器
FPGA论坛 justloong 2013-8-17 2 1831 justloong 2013-8-19 10:48
简单问题：FPGA设计输出一个1KHz的方波方法？
FPGA设计 ，kHz ，方波 ，verilog ，计数器
FPGA论坛 伍戈123 2016-11-26 2 1964 伍戈123 2016-11-27 11:22
verilog编译错误
verilog ，编译 ，HDL ，ce ，DM
新手园地 fgc35159 2019-6-19 2 1775 ta1ent 2019-6-24 15:01
用verilog来模拟eeprom的读写功能
EEPROM ，verilog ，模拟 ，读写 ，编写
FPGA论坛 yuhaijian112 2012-7-17 2 2312 GoldSunMonkey 2012-7-17 23:54
最近在编写一个verilog hdl代码，遇到一个问题求助
verilog ，编写 ，HDL代码 ，EPM570
侃单片机论坛 DMCY99 2012-9-28 2 1703 Wayner 2012-9-29 21:19
对于SPI接口的AD，有必要用Verilog描述一个标准的SPI接口吗？
verilog ，SPI接口 ，AD ，时序 ，芯片
FPGA论坛 zhpg009 2013-1-27 2 1639 hawksabre 2013-1-28 21:03
请问VERILOG 的U_PixFifo是什么意思？
FIFO ，pi ，verilog ，ST ，lm
FPGA论坛 net_wolf 2015-4-23 2 910 net_wolf 2015-4-25 09:03
veriloghdl里 位数不同的两个变量怎么赋值 啊
HDL ，verilog ，VerilogHDL ，verilo ，hd
EDA 技术 _horse 2007-9-19 2 4161 _horse 2007-9-19 21:24
怎样用按键做加法减法
verilog ，verilo
FPGA论坛 jz19900328qq 2011-5-27 2 2302 lxc806705 2011-5-27 14:48
1 ...282930313233343536... 57下一页