- protel和Altium是什么关系？ (2篇回复)
- Altium Designer库文件与Protel 99SE库文件转化 (1篇回复)
- allegro中10mil过孔 (0篇回复)
- PCB 18种特殊走线的画法与技巧 (12篇回复)
- Allegro 使用技巧 (2篇回复)
- EDA软件国内外发展情况调研 (0篇回复)
- 新手请教一下，刚下完cadence打开capture CIS报错怎么解决？ (1篇回复)
- 怎样理解Verilog中的assign？ (0篇回复)
- 学习Verilog的三个阶段 转发 (0篇回复)
- Testbench的编写与应用 (0篇回复)
- Verilog语法入门 (0篇回复)
- Modelsim-Altera 仿真 (1篇回复)
- quartusii各种仿真概念 (0篇回复)
- quartus II输入原理图及仿真步骤 (1篇回复)
- Quartus II辅助工具_RTL Viewer使用方法 (0篇回复)
- Qspi_flash上电启动zynq应用工程 (2篇回复)
- 程序固化到SD卡/FLASH (6篇回复)
- FPGA的flash板卡程序擦除与固化 (3篇回复)
- quartus中flash固化 (1篇回复)
- FPGA生成JIC方法 (2篇回复)
- FPGA（UART） (0篇回复)
- FPGA LVDS (1篇回复)
- Quartus II调用modelsim无缝仿真 (3篇回复)
- 如何将TI网站的OPA365的PSpice模型导入Multisim 12.0 (3篇回复)
- Cadence(allegro)中文教程 (12篇回复)
- Altera FPGA CPLD设计(基础篇) (2篇回复)
- quartus ii 13版本 中文注释乱码解决办法 (1篇回复)
- 原理图绘制 (0篇回复)
- verilog中assign和always@(*)的区别和值得注意 (0篇回复)
- Verilog的几个简单语法 (0篇回复)
- 使用assign还是always (0篇回复)
- Verilog指令_assign用法 (0篇回复)
- Quartus II的管脚分配 (0篇回复)
- Quartus II自动添加管脚分配 (0篇回复)
- quartus如何调用modelsim (2篇回复)
- 使用protel电路设计软件设计高速PCB (1篇回复)
- Quartus工程建立 (0篇回复)
- Quartus.II调用ModelSim仿真实例 (0篇回复)
- verilog中阻塞赋值和非阻塞赋值的区别 (2篇回复)
- 为FPGA选择最合适的电源管理 (2篇回复)