本文翻译自Actel的PAPLUS_PowerUp.pdf一文，供参考。没有校对，如发现错误请用邮件与本人联系。欢迎指正错误或不准确之处。由于日志的关系，图无法贴上，需要的朋友请与我联系。

 

ProASICPLUS器件上电过程

 

简介Introduction

ProASICPLUS家族FPGAs，建立在flash技术上，是非易失的，不需要上电加载。它们提供单片系统—对于像ASIC应用和减少总的系统设计开销。和基于SRAM的FPGA形成对照，ProASICPLUS FPGAs保留了位编程能力，并且不需要上电后加载。

不像许多SRAM FPGAs，ProASICPLUS器件没有电源上升斜率要求。本文提供对于ProASICPLUS上电和不同的上电顺序要求的指南。

    VDD是内核电源，VDDP是IO电源。

 

瞬变电流 Transient Current

依靠上电斜坡时间以及VDD和VDDP之间的三角，当电源电压达到700mV时，在电源供应器上可能是一个非常小瞬变电流。由于ProASICPLUS器件固有的技术特性，上电期间，这个瞬变电流远远小于基于SRAM技术的FPGAs，所以不再强调电源的上升速率要求。FLASH技术ProASICPLUS器件的瞬变电流是由于容性负载造成的。这与基于SRAM技术的FPGAs的瞬变电流是不同的。在基于SRAM技术的FPGAs中，电源上升期间的瞬变电流是由于没有配置逻辑加载造成的结果。因为基于SRAM技术的FPGAs是挥发性的，在掉电时基于SRAM技术的FPGAs丢失配置信息。所以，在每次上电时没有配置的SRAM单元需要重新初始化。结果，在上电时，直到它们复位，它们吸取重要的电流，这似乎像瞬变电流。图1 显示了典型SRAM FPGA 和 ProASICPLUS FPGA瞬变电流在上电期间相似的斜坡速率

在上电时，在电源供应器上看到的ProASICPLUS器件瞬变电流峰值是由于容性负载（包括板上的退耦电容）造成的。因为板上的退耦电容需要在上电时充满，一个非常快的斜坡速率对一个大电容充电导致一个很高的瞬变电流峰值。这电流峰值将不会损坏器件或是导致可靠性问题。瞬变电流峰值依赖于上电斜坡速率。大的斜坡速率（快速加电）时，将产生很高的瞬变电流峰值。表1列出了9抽样APA750-BG456在3个状态下的典型瞬变电流峰值标准。注：这些结果是在典型温度条件下获得的。

ProASICPLUS器件瞬变电流峰值也依赖于VDD和VDDP的延迟。表2提供了VDD和VDDP的延迟使得电源瞬变电流峰值最小的情况。

图1 显示了典型SRAM FPGA 和 ProASICPLUS FPGA瞬变电流在上电期间相似的斜坡速率

表1 典型的ProASICPLUS瞬变电流(mA)

注：斜坡时间是指从电源电压10% 到 90% 的上升时间。

表2 当VDD早于VDDP时，指导最小瞬变电流 (mA)

 

上电行为 Power-Up Behavior

在上电期间，VDD和VDDP达到它们的功能水平大约700 mV 或是1V。所以器件内核逻辑上电到功能时间被定义为斜坡速率和发生在VDD近似700 mV。所以ProASICPLUS FPGAs经历上电。图2显示典型ProASICPLUS与SRAM FPGA上电特性。在上电期间，器件重要板水平特性之一是IO状态和行为，当电源供应器的斜坡上升接近于它们的一般值。

输出行为Output Behavior

由于器件结构原因，IO配置(Flash switch)被VDD控制，虽然外部器件电路水平是由VDDP推动。电源上升到一个输出功能时间被 VDD和 VDDP决定。表3描述不同上电顺序、不同上电状态的输出行为。

图2 典型ProASICPLUS与SRAM FPGA上电特性。

VDD和 VDDP上电顺序	输出行为
VDD先加电，然后是VDDP	当VDDP上电前并且由于器件内部结构原因，VDDP被一个二极管上拉到低于VDD。输出驱动（由VDDP提供电源）被推动，但是它不是充足的。结果输出驱动一个中间电压水平，除非VDDP电源上电，输出达到满功能。
VDDP先加电，然后是VDD	当VDDP先上电，输出将驱动到一个未知状态（1或者0），除非VDD达到它的功能水平，并且正确逻辑传输到输出。

表3 不同上电顺序、不同上电状态的输出行为

 

输入行为Input Behavior

IO配置单元由VDD提供电源，虽然它们的输出/输入缓冲部分由VDDP供电。在上电次序上，在上电期间，所以输入运行。表4说明了上电期间的输入行为。

VDD和 VDDP上电顺序	输入行为
VDD先加电，然后是VDDP	当VDD先上电，IO设计例如输入被配置为输入通过整个上电，没有逻辑穿过核，除非VDDP上电。注意：由于这个原因，在VDDP上电前，VDDP被一个二极管上拉到低于VDD。
VDDP先加电，然后是VDD	因为VDD没上电，IO配置为一个未知状态（1或者0），IO驱动由VDDP提供电源。所以IO可能驱动为一个未知状态（1或者0），除非VDD上电。一旦核电压达到它的功能水平，IO配置输出为期待的输入。这样，输入可能运行为未知的输出，除非VDD上电；它将导致冲突，如果正在驱动ProASICPLUS输入的器件驱动这个引脚。Actel推荐上电顺序为VDD优先于VDDP。在这个上电方案中，部分技巧提供给器件安全上电。除非特别注意，不按照这个方案将导致ProASICPLUS器件输入或输出驱动损坏。

表4 上电期间的输入行为

 

应用信号对于输入居先于全上电 Applying Signals to Inputs Prior to Full Power-Up

在一些应用中，在器件上电前或是在上电期间，信号已经加载到器件的输入引脚。一般情况下，ProASICPLUS器件不支持或保证“冷态”应用。无论如何，Actel完成试验来检查在这种情况下的输入行为。这结果显示：如果在上电前VDDP电压不是地电压，信号可以应用到限制输入引脚数目，并且没有损坏或是长期可靠性降低。如果VDDP没有供电，也不是地（浮动），依赖于VDD状态，下列可能发生----如果输入被3.3V信号驱动：

• 如果VDD 电压为2.5 V，输入汲取大约10 mA，并且VDDP上拉到2.1 V。这导致不损坏器件。总的电路由于设计而不同。

• 如果VDD没加电，输入汲取大约50 mA。在这状态，VDDP 和 VDD 分别上拉到2.5 V 和 0.9 V。即使输入电压拉高点源供应器，并且提供部分电源给器件，这不会导致任何损坏，因为I/O已经被配置为输入。小心：在上电前必须限制输入引脚数目。如果VDDP上电而VDD还没上电，输入可能导致器件为一个未知的状态，因为IO配置没有定义。除非小心处理，PCB 可能产生冲突。否则可能损坏ProASICPLUS输入或驱动输出引脚。

此外，当VDDP是地电平时，在上电前或是上电期间，它是不安全的应用于任何信号输入到FPGA。

 

掉电行为 Power-Down Behavior

在掉电期间，ProASICPLUS器件行为非常类似于上电行为。正像上电时I/O配置依赖于核电压 (VDD)。ProASICPLUS 芯片可以两个电源同时掉电或是VDD掉电，或是VDDP先掉电。无论如何，如果VDD电源在VDDP之前掉电，数据输入和输出可能驱动为未知逻辑状态(就像表3)。

 

上电方案  Power-Up Solutions

有关论述在“Power-Up Behavior” 部分第3页，Actel 推荐上电时核电源(VDD) 优先于I/O电源(VDDP)。在这个部分，一个低成本—高性能方案提出，以便指导使用者在PCB设计中设计低成本—高性能、安全和高效的上电系统。有几个其它方案，例如定序器和双输出开关控制器，但是它们对于目标器件不是唯一的，这样讨论这些方案超出了这应用笔记的范围。无论如何，电源定序器可以提供非常精确的结果，并应该在应用中得到考虑。

在许多设计中，2.5 V VDD电源由3.3 V电源提供，这样直接驱动ProASICPLUS 器件的VDDP的输入。对于成本敏感的设计，一个二极管可以用作2.5V电源输入/输出之间的桥路，以便于上电期间消除任何未知的I/O 冲突。

在这个系统见图3，一旦3.3 V电源接通，器件的VDD输入通过一个二极管上拉到低于3.3 V电源。这个二极管需要小心选择，所以3.3V-diode 正向偏压输入到VDD，VDD的操作条件规范见器件手册。二极管需要串联限流电阻。一旦VDD达到它的功能水平，当前的汲取电流增加，电压降低导致二极管关断。在这点，2.5 V 调整器输出驱动VDD电源。二极管电流限制将超出瞬变电流的限制和活跃的IDD要求。肖特基二极管(例如IN5819、IN5818和IN5817)提供多种选择。图4显示使用图3方案的典型ProASICPLUS 上电特性。

当外部板提供5 V (或更大)电源时，设计者使用一个在板3.3V和2.5 V 调整器提供核和I/O电源给FPGA。LDO电源调整器经常包含允许控制功能，这将允许使用者非常容易执行上电顺序控制任务。例如，如果设计者需要上电时，核电源(2.5 V) 优先于3.3 V电源，这将容易的通过使用LDO调整器而不需要附加元件实现。LDO 调整器提供附加的利益，就像LDO电压在上电或是一般操作----如果快速瞬时电流响应又要求时。图5显示2个5脚LDO调整器(带激活高允许输入)连接到一起，这时3.3 V I/O 电源上电晚于2.5 V核电源。

一旦2.5 V调整器或是输出上电完成，3.3 V 调整器被允许，这样VDDP电压晚于VDD。

图3 ProASICPLUS 上电中的二极管方案

 

对于设计者需求，DC-DC转换器可以用作电源管理系统，控制上电顺序和斜坡速率。DC-DC转换器提供设计者一个多样化的操作/控制和管理系统电源的不同的条件。

Notes:

1. PD: Pull-down上拉

2. I/P: Input输入

图4  使用图3方案的典型ProASICPLUS 上电特性

图5  使用LDO电源调整器做电源定序器

 

结论  Conclusion

ProASICPLUS器件是非易失的，并且在上电期间活跃。这器件不要求任何特殊的斜坡速率来上电，并且在上电期间它们汲取较低的瞬变电流。这不同的上电顺序将不导致器件的潜在损坏；无论如何，FPGA的 I/O行为在不同的上电顺序中是不同的。结果，Actel推荐设计者VDDP (I/O电源)同时或是晚于VDD (核电源)上电。Actel 提供一个多样化的方案，为不同的设计预算提供多种选择，以帮助使用者处理上电程序。

List of Changes

Previous Version Changes in Current Version 51900028-2/4.05* Page

51900028-1/5.04 The "Transient Current" section was updated. 1

The Table 1 was updated. 2

The Table 2 is new. 2

51900028-0/4.03 The “Power-Down Behavior” section on page 4 is new. page 4

Note: * The part number is located on the last page of the document.