21ic电子技术开发论坛 HDL 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
FPGA开发板推荐 FPGA论坛 zhangmangui 2014-3-15 3 2361 engelbert 2014-6-25 16:46
求哥哥帮帮忙,avlon总线从接口设计,4X4键盘显示 EDA 技术 835451893 2014-3-3 9 1711 gaochy1126 2014-3-6 00:12
请问中国各大通讯公司和汽车公司使用FPGA的语言?
FPGA汽车通讯HDLhd
FPGA论坛 h202234 2014-2-15 1 1183 GoldSunMonkey 2014-2-17 21:27
ABL文件在xilinx环境中如何编译 FPGA论坛 jjp1984 2014-1-22 2 2371 wlt168 2014-2-10 11:19
关于用FPGA实现PWM延迟(死区)的verilog hdl程序请指正 attach_img
FPGA实现verilogPWMHDLge
FPGA论坛 bowlder2008 2014-1-6 6 6626 hanqingynu 2015-4-11 22:01
医用计算器
计算器DASHDLADAShd
创业|外包|承接 liusign 2013-12-23 5 1836 liusign 2013-12-24 11:11
vhdl有符号数的减法和除法
HDLVHDLhdFPGAPGA
EDA 技术 zhbsniper 2013-12-14 0 1953 zhbsniper 2013-12-14 21:01
VHDL有符号数的表示
HDLVHDLhd
FPGA论坛 知为123 2013-11-25 0 1819 知为123 2013-11-25 20:19
基于FPGA的用verilog hdl编写16位CPU程序
CPUFPGA编写HDLverilog
EDA 技术 prince梅子54 2013-11-20 1 2013 gaochy1126 2013-11-26 17:25
《约束指南》:UCF、PCF、HDL 约束语法 attachment
HDLpchdAC
EDA 技术 gaochy1126 2013-11-12 1 1543 z00 2013-11-18 13:03
其实数电也属于模电的一部分,分享一本数字逻辑设计的书 德州仪器模拟论坛 gaoyang9992006 2013-11-6 7 2049 lzm199516 2020-6-5 15:18
同呼唤大神,如何在一个vhdl中同时用上升和下降沿
HDLVHDLhd时钟
FPGA论坛 nm2012 2013-11-3 10 2290 geniusxian 2013-12-24 22:08
CPLD
CPLDHDLVHDL控制编写
FPGA论坛 fjb214 2013-9-7 1 1593 GoldSunMonkey 2013-9-8 23:37
vivado 里从哪设置生成ip的语言
VivadoipHDLRAMverilog
FPGA论坛 xjsxjtu 2013-9-7 0 2096 xjsxjtu 2013-9-7 23:23
基于Verilog HDL的FIR数字滤波器设计与仿真 EDA 技术 梅花望青竹 2013-8-14 5 1741 梅花望青竹 2013-8-14 23:58
verilog是否有record类型 FPGA论坛 yghanwuji 2013-8-14 1 1903 resxpl 2013-8-14 23:15
求教
信号脉冲HDLVHDL电路
EDA 技术 commander001 2013-8-11 14 2789 EDAbuffalo 2013-11-9 23:32
求教, Cadence HDL 是否可以自动备份 EDA 技术 hyminzhu 2013-8-9 4 1744 hyminzhu 2013-8-12 09:20
延时
HDLVHDL函数hd
FPGA论坛 胡蒙云 2013-8-4 5 2401 EDAbuffalo 2013-11-8 21:10
有没有Cadence HDL的学习资料啊。
cadenceHDL中兴ST
EDA 技术 hyminzhu 2013-8-2 12 1855 GoldSunMonkey 2013-8-7 23:59